DIALOG(R)File 352:Derwent WP.I
(c) 2002 Derwent Info Ltd. All rts. reserv.

012444838 **Image available**
WPI Acc No: 1999-250946/199921

XRAM Acc No: C99-073630 XRPX Acc No: N99-187556

Semiconductor layer processing for semiconductor device manufacture — involves forming polycrystalline silicon film over insulation substrate to which laser beam is irradiated to remove roughness from film surface layer

Patent Assignee: SANYO ELECTRIC CO LTD (SAOL); ABE H (ABEH-I); AYA Y (AYAY-I); HAMADA H (HAMA-I); NAKAHARA Y (NAKA-I); NOUDA T (NOUD-I); SOTANI N (SOTA-I)

Inventor: ABE H; AYA Y; HAMADA H; NAKAHARA Y; NOUDA T; SOTANI N

Number of Countries: 003 Number of Patents: 004

Patent Family:

Patent No Kind Date Applicat No Kind Date Week JP 11074536 A 19990316 JP 97345084 19971215 199921 B Α KR 98070340 A 19981026 KR 9853 A · 19980105 199952 US 20010003659 A1 20010614 US 984779 19980109 200135 Α B1 20010828 US 984779 19980109 200151 US 6281057

Priority Applications (No Type Date): JP 97164644 A 19970620; JP 972450 A 19970109; JP 9772279 A 19970325; JP 9780221 A 19970331

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

JP 11074536 A 22 H01L-029/786
KR 98070340 A H01L-021/428
US 20010003659 A1 H01L-021/84
US 6281057 B1 H01L-021/84

Abstract (Basic): JP 11074536 A

NOVELTY - A polycrystalline silicon film (3) is formed on a transparent insulation substrate (1). Laser beam is irradiated on the whole film, which heats the film. The roughness of the film is removed when the irradiation is performed subsequently. The temperature is maintained between 900-1100 deg. C during irradiation.

USE - For semiconductor device manufacture e.g. LCD.

ADVANTAGE — By using this technique the semiconductor layer with high mobility is formed easily. The crystal defect of the layer is reduced and the roughness of the semiconductor layer is also reduced. DESCRIPTION OF DRAWING(S) — The figure shows the sectional view of the manufacturing process of the semiconductor device. (1) Transparent insulation substrate; (3) Polycrystalline silicon film.

Dwg. 3/69

Title Terms: SEMICONDUCTOR; LAYER; PROCESS; SEMICONDUCTOR; DEVICE;
MANUFACTURE; FORMING; POLYCRYSTALLINE; SILICON; FILM; INSULATE; SUBSTRATE; LASER; BEAM; IRRADIATE; REMOVE; ROUGH; FILM; SURFACE; LAYER

Derwent Class: LO3; U11; U14

International Patent Class (Main): H01L-021/428; H01L-021/84; H01L-029/786

International Patent Class (Additional): H01L-021/00; H01L-021/20;

H01L-021/336

File Segment: CPI; EPI

DIALOG(R) File 347: JAPIO (c) 2002 JPO & JAPIO. All rts. reserv.

06132997 **Image available** MANUFACTURE OF SEMICONDUCTOR DEVICE

PUB. NO. :

11-074536 [JP 11074536 A]

PUBL I SHED:

March 16, 1999 (19990316)

INVENTOR(s): AYA YOICHIRO

HAMADA HIROYOSHI ABE HISASHI SOTANI NAOYA NODA TOMOYUKI

NAKAHARA YASUO

APPLICANT(s): SANYO ELECTRIC CO LTD

APPL. NO.:

09-345084 [JP 97345084]

FILED:

December 15, 1997 (19971215)

PRIORITY:

2450 [JP 972450], JP (Japan), January 09, 1997 (19970109)

72279 [JP 9772279], JP (Japan), March 25, 1997 (19970325) 80221 [JP 9780221], JP (Japan), March 31, 1997 (19970331)

09164644 [JP 979164644], JP (Japan), June 20, 1997 (19970620)

INTL CLASS:

H01L-029/786; H01L-021/336; H01L-021/20

ABSTRACT

PROBLEM TO BE SOLVED: To provide a method of manufacturing a semiconductor device comprising a semiconductor layer having high field effect mobility.

SOLUTION: After forming a polycrystalline silicon film 3 on a transparent insulation substrate 1, laser beam is irradiated to the polycrystalline silicon film 3. The polycrystalline silicon film 3 is heat-treated under the temperature capable of smoothing its rough surface. The crystallinity of the polycrystalline silicon film 3 is improved by irradiating laser beam to the polycrystalline silicon film 3, and the roughness of the surface of polycrystalline silicon film 3 is lowered by a successive heat-treatment. The field effect mobility of the polycrystalline silicon film 3 is increased.

COPYRIGHT: (C) 1999, JPO

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-74536

(43)公開日 平成11年(1999)3月16日

55 TZO = 245094		1	HIBBL DOOR	M1880		
	審査請求	未請求	請求項の数	19 OL	(全 22 頁)	最終頁に続く
					617A	
					616A	
			29/78		616M	
			21/20			
		H 0	1 L 29/78		627G	
義別記号		FI		•		
	識別記号	鐵別配号				


(21)出願番号	特爾平9-345084	(71) 出願人	000001889 三洋雪港株式会社
(22)出顧日	平成9年(1997)12月15日	(72)発明者	大阪府守口市京阪本通2丁目5番5号 綾 洋一郎
(31)優先権主張番号 (32)優先日	特願平9-2450 平 9 (1997) 1 月 9 日		大阪府守口市京阪本通2丁目5番5号 三洋電機株式会社内
(33)優先権主張国	日本(JP)	(72)発明者	浜田 弘喜
(31)優先権主張番号 (32)優先日	特願平9-72279 平 9 (1997) 3 月25日		大阪府守口市京阪本通2丁目5番5号 三洋電機株式会社内
(33)優先権主張国	日本(JP)	(72)発明者	阿部 寿 大阪府守口市京阪本通2丁目5番5号 三
(31)優先権主張番号 (32)優先日	特顯平9-80221 平 9 (1997) 3 月31日		产 電機株式 会社内
(33)優先権主張国	日本(JP)	(74)代理人	弁理士 安富 耕二 (外1名) 最終頁に続く

(54) 【発明の名称】 半導体装置の製造方法

(57)【要約】

【課題】 高い電界効果移動度を有する半導体層を含む 半導体装置の製造方法を得ること。

【解決手段】 この半導体装置の製造方法では、透明絶縁性基板1上に多結晶シリコン膜3を形成した後、その多結晶シリコン膜3にシーザビームを照射する。その後、多結晶シリコン膜3の表面の凹凸を低減可能な温度条件下で熱処理を行なう。この多結晶シリコン膜3の結晶シリコン膜3の表面の凹凸が低減される。これにより、多結晶シリコン膜3の電界効果移動度が高められる。



【特許請求の範囲】

【請求項1】 基板上に半導体層を形成する工程と、前記半導体層に高エネルギビームを無財する工程と、その後、前記半導体層の表面の凹凸を低減可能な温度条件下で熱処理を行なう工程と、を備えたことを特徴とする半導体装置の製造方法。

【請求項2】 前記熱処理を、900℃以上1100 ℃以下の温度条件下で行なうことを特徴とした請求項1 に記載の半導体装置の製造方法。

【請求項3】 前記熱処理を、ラピッドサーマルアニーリング法により行なうことを特徴とした請求項1に記載の半導体装置の製造方法。

【請求項4】 前記半導体圏を形成する工程は、非晶質半導体圏を固相成長法を用して多結晶化することにより多結晶半導体圏を形成する工程を含み、前記高エネルギビームを照射する工程は、前記多結晶半導体圏に前記高エネルギビームを照射する工程を含むことを特徴とした請求項1に記載の半導体装置の製造方法。

【請求項 5 】 前記高エネルギビームの照射は、前記多結晶半導体層を加熱した状態で行なうことを特徴とした 請求項 4 に記載の半導体装置の製造方法。

【請求項6】 前記多結晶半導体圏の加熱は、100℃ 以上の温度条件下で行なうことを特徴とした請求項5に 記載の半導体装置の製造方法。

【請求項7】 前記高ニネルギビームの無射に先立って

前記多結晶半導体層の表面を酸化することにより酸化膜 を形成する工程と、

前記酸化鎮を除去して前記多結晶半導体層の表面を露出 させる工程とを行なうことを特徴とした請求項4に記載 の半導体装置の製造方法。

【請求項8】 前記半導体層を形成する工程は、前記基板上に非晶質半導体層を形成する工程を含み、前記高工ネルギビームを照射する工程は、前記非晶質半導体層に前記高エネルギビームを照射することにより多結晶化して多結晶半導体層を形成する工程を含むことを特徴とした請求項1に記載の半導体装置の製造方法。

【請求項9】 前記熱処理を、前記高エネルギビームを 照射した直後に行なうことを特徴とした請求項8に記載 の半導体装置の製造方法。

【請求項10】 前記熱処理を、前記高エネルギビームの照射後、前記多結晶半導体層上に絶縁膜および多結晶シリコン膜を順次形成した後に行なうことを特徴とした請求項8に記載の半導体装置の製造方法。

【請求項!!】 前記熱処理が、ラピッドサーマルアニーリング法を含むことを特徴とした請求項8に記載の半導体装置の製造方法。

【請求項12】 前記高エネルギビームは、レーザおよびキセノンアークランドのうちのいずれかを含むことを特徴とした請求項1に記載の半導体装置の製造方法。

【請求項13】 前記半導体層は、シリコン層を含むことを特徴とした請求項1に記載の半導体装置の製造方法。

【請求項14】 前記半導体層は、薄膜トランジスタの 能動層を含むことを特徴とした請求項1に記載の半導体 装置の製造方法。

【請求項:5】 前記半導体層の形成後、前記半導体層上にケート絶縁膜を介してゲート電極を形成することを特徴とした請求項:に記載の半導体装置の製造方法。

【請求項16】 前記半導体層は、前記基板上に形成されたゲート電極上にゲート絶縁膜を介して形成することを特徴とした請求項1に記載の半導体装置の製造方法。

【請求項:7】 ・ 絶縁性基板上に非晶質半導体層を形成する工程と、

前記非晶質半導体層を面相較長症を用いて多結晶化する ことにより多結晶半導体層を形成する工程と、

前記多結晶半導体層に高エネルギビームを照射する工程 と

その後、前記多結晶半導体層の表面の凹凸を低減可能な 温度条件下で熱処理を行なう工程と、を備えたことを特 徴とする半導体装置の製造方法。

【請求項18】 前記高エネルギビームの照射は、前記 多結晶半導体層を加熱した状態で行なうことを特徴とす る請求項17に記載の半導体装置の製造方法。

【請求項19】 絶縁性基板上に非晶質半導体層を形成する工程と、

前記非晶質半導体層に高エネルギビームを照射することにより多結晶化して多結晶半導体層を形成する工程と、その後、前記多結晶半導体層の表面の凹凸を低減可能な温度条件下で熱処理を行なう工程と、を備えたことを特徴とする半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、半導体装置の製造方法に関し、より特定的には、半導体層を有する半導体装置の製造方法に関する。

[0002]

【従来の技術】従来、液晶表示装置(LCD:Liquid Crystal Display)は、マトリックスに配列された表示画素部と、その表示画素部を駆動する駆動回路部とを備えている。一般に、液晶表示装置の場合、駆動回路部を構成するトランジスタは、表示画素部を構成するトランジスタに比べて高移動度(高速性)が要求される。

【0003】近年では、駆動回路を構成するTFT(Thin Film Transistor)の能動電として、多結晶シリコン膜を用いることにより、ある程度高移動度を実現できるようになった。このため、表示画楽部を構成するトランジスタのみならず、駆動回路部を構成するトランジスタにも、多結晶シリコン膜からなるTFTが用いられるようになってきている。そして、表示画楽部を構成するT

FTと駆動回路部を構成するTFTとの能動層として多 結晶シリコン膜を用いることによって、表示画楽部と駆 動回路部とを同一の基板上に形成したいわゆる駆動回路 一体型のLCDが開発されている。

【りりり4】このような多結晶シリコン膜を能動層として用いるTFTを含むLCDでは、LCDの画素の高精細化および高密度化に伴って、駆動回路部を構成するTFTのさらなる高速化が要求されている。このため、従来では、多結晶シリコン膜からなるTFTの能動層の移動度を向上させるための研究開発が行なわれている。

【0005】たとえば、後に多結晶シリコン膜となるシリコン層の形成時に用いる材料ガスを、シラン(SinHu)ガスからジシラン(SingHa)ガスに変更することにより、固相成長後の多結晶シリコン膜の結晶粒径を組対的に大きくして、高速化を図ることなど、種々の方法が提案されている。

[0006]

【発明が解決しようとする課題】しかしながら、上記のような提案された技術によっても、十分な高移動度を有するTFTの能動層を得ることは困難であった。このため、液晶表示装置(LCD)にこのようなTFTを用いた場合に、より高速な駆動回路を得ることが特に困難であり、その結果、LCDの表示特性を向上させることが困難であるという問題点があった。

【0007】この発明の一つの目的は、半導体装置の製造方法において、高移動度を有する半導体層を備えた半導体装置を容易に製造することである。この発明のもう一つの目的は、半導体装置の製造方法において、半導体層の結晶欠陥を減少させるとともに半導体層の表面の凹凸を低減することである。

[0008]

【課題を解決するための手段】この発明の一つの局面による半導体装置の製造方法は以下の工程を備えている。まず基板上に半導体層を形成する。その半導体層に高エネルギビームを照射する。

【0009】その後、半導体圏の表面の凹凸を低減可能な温度条件下で熱処理を行なう。この発明では、このように、半導体圏の結晶大能を減少させることができ、その結果半導体圏の結晶性を向上させることができる。また、高ニネルギビームの照射後半導体圏の表面の凹凸を値減可能な温度条件下で熱処理することによって、上記高エネルギビームの照射によって増大した半導体圏の表面の凹凸を有効に低減することができる。

【0010】このように、この発明の一つの局面による 製造方法では、半導体層の結晶欠陥を減少することができるとともに半導体層の表面の凹凸を低減することができ、それにより、半導体層の電界効果移動度を向上させることができ、その結果、半導体層のドレイン電流を増加させることができる。このような半導体層を液晶表示 装置に用いれば、駆動回路部の高速駆動が可能になると ともに、画素部の高精細化および高密度化を実現するこ とができる。

【0011】なお、上記の熱処理は900で以上1100で以下の温度条件下で行なうのが好ました。その場合、熱処理はラビッドサーマルアニーリング法により行なうのが好ましい。このようにラビッドサーマルアニーリング法を用いれば、極めて短時間で高温処理を行なうので、高温熱処理により半導体層の結晶内の欠陥などを減少させながら、基板が変形するなどの不都合が生じない。

【0012】また、上記の一つの局面による半導体装置の製造方法において、非晶質半導体を固相成長法を用いて多結晶化することにより多結晶シリコン層を形成し、その多結晶半導体層に高エネリギビームを開射するようにしてもよい。この場合の高エネルギビームの照射は多結晶半導体層を加熱した状態で行なうのが好ましい。その加熱は100℃以上600℃以下で行なうのが好ましい。

【0013】このように高ニネルギビームの照射時に多結晶半導体層を加熱すれば、多結晶半導体層の表面の凹凸をより低減することができ、その結果、トランジスタの移動度をより向上させることができるだけでなく、レーザエネルギー密度を、照射時に、加熱を行わない場合よりも低く設定することができるから、レーザ装置の維持費を軽減することができる。

【0014】また、高エネルギビームの照射に先立って、多結晶半導体層の表面を酸化することにより酸化膜を形成した後、その酸化膜を除去して多結晶半導体層の表面を露出させ、その後、その露出された多結晶半導体層に高エネルギビームを無射するようにしてもよい。このようにすれば、多結晶半導体層の結晶性をより向上させることができる。

【0015】また、上記の一つの局面による半導体装置の製造方法において、基板上に非晶質半導体層を形成し、その非晶質半導体層に高ニネルギビームを照射することにより多結晶化して多結晶半導体層を形成するようにしてもよい。その場合の熱処理は高エネルギビームを照射した直後に行なうようにしてもよいし、高エネルギビームの照射後多結晶半導体層上に絶縁膜および多結晶シリコン膜を順次形成した後に行なうようにしてもよい。

【0016】また、その場合の熱処理はラビッドサーマルアニーリング法によって行なうのが好ましい。このようにラビッドサーマルアニーリンで法を用いれば、極めて短時間で高温処理を行なうので、高温熱処理により半導体圏の結晶内の欠陥などを減少させながら、接板が変形するなどの不都合が生じない。また、上記一つの局面による半導体装置の製造方法において、高エネルデンでムは、好ましくは、レーザおよびキセッンエークランで

のうちのいずれかを含む。このようにレーザまたはキセノンアークランプを用いれば、半導体圏の結晶内へ無財するエネルギーを効率的に吸収することができ、これにより、能動層となる半導体圏の結晶性を容易に改善することができる。

【0017】また、半導体層はシリコン層を含んでいてもよい。その半導体層は薄膜トランジスタの能動層を含むのが好ましい。また、その半導体層を介してゲート絶縁膜を介してゲートをであるようにしてもないし、基板上に形成でするようにしてもよいして半導体層を形成するようにしてもよいの発明の他の高面による半導体層を形成する。その非晶質半導体層を形成する。そのよるにより多結晶半導体層を形成する。その後、多結晶半導体層の表面の凹凸を低減可能な温度条件下で熱処理を行なう。

【0019】このように多結晶半導体層に高エネルギビームを照射した後、その多結晶半導体層の表面の凹凸を低減可能な温度条件下で熱処理を行なうことによって、多結晶半導体層の結晶欠陥を低減できるとともに多結晶半導体層の表面の凹凸を低減することができ、それにより、その多結晶半導体層をトランジスタの能動層として用いた場合にそのトランジスタの電界効果移動度を向上させることができ、その結果、そのトランジスタのドレイン電流を増加させることができる。

【0020】このようなトランジスタを液晶表示装置に用いれば、駆動回路部の高速駆動が可能になるとともに、画素部の高精細化および高密度化を実現することができる。なお、上記他の局面による半導体装置の製造方法において、高エネルギビームの無射は多結晶半導体層を加熱した状態で行なうのが好ました。このようにすれば、多結晶半導体層の表面の凹凸をより低減することができ、その結果、トランジスタの電界効果移動度をより向上させることができる。

【0021】この発明のさらに他の問面による半導体装置の製造方法は以下の工程を備えている。まず、絶縁性基板上に非晶質半導体層を形成することにより多結晶半導体を無対することにより多結晶半導体を無対することによりを無対する。その後、多結晶半導体をである。これできるに多結晶半導体を関係を受けることができるとともに多結晶半導体を関係を受けることができるとともにより、たちは、その場合とができるというないできるにより、たちは、その関係を対している。このようないできる。このようないでであるとに、駆動回路部の高速を表している。

画素部の高精細化および高密度化を実現することができる。

$\{0022\}$

【発明の実施の形態】本発明の実施形態を図面に基づいて説明する。尚、以下の各実施形態において、同様の構成部分には同じ符号を用いる。

(第1の実施形態)図1~図12を参照して、本発明の第1の実施形態による半導体装置(TFT)の製造プロセスについて説明する。

【0023】まず、図1を参照して第1工程について説明する。この第1工程では、ガラスまたは石英ガラスからなる透明絶縁性基板1上に、LPCVD(Low Pressure Chemical Vapor Deposition)注を用いて、Si gH_6 (ジシランガス)を材料ガスとして非晶質シリコン膜(非晶質半導体膜)2を形成する。この非晶質シリコン膜2は、約450℃の温度条件下で100ヵm程度の膜厚を有するように形成する。

【0024】次に、第2工程では、図2に示すように、固相成長法(SPC:Solid PhaseCrystalization)を用いて、約600 Cの温度条件下で約20 時間のアニールを行なう。これにより、非晶質シリゴン膜2を多結晶シリコン膜3に改質する。この際、多結晶シリコン膜3の膜厚は、90 nm程度に減少する。次に、第3工程においては、図3に示すように、約1050 Cの酸素雰囲気中で、約30 分間のドライ酸化を行なうことによって、多結晶シリコン膜3の表面を酸化する。これにより、多結晶シリコン膜3の表面上に20 nm程度の膜厚を有する二酸化シリコン($S:C_2$)膜4を形成する。

【0027】なお、走道速度に関しては、実際には、1 um/sec~100mm/secの範囲の速度で走道 可能である。上記レーザビームとしては、波長人=30 8 nmのNeC!エキシマレーザを使用してもよい。こ のときのレーザ無射条件は、基板温度が室温~600 で、無射エネルギ密度が100m1/cm2~500m

0 mm/secである。

 J/cm^2 、走査速度が1mm/sec~10mm/secである。

【0.02.8】 この場合の走査速度も、実際には、 1μ m / $sec\sim1.00$ mm/ secの範囲の速度で走査可能である。また、波長 $\lambda=1.9.3$ nmのArFエキシマレーザを使用してもよい。このときのレーザ照射条件は、基板温度が室温~6.00 ℃、照射エネルギ密度が1.00 mJ/ $cm^2\sim5.00$ mJ/ cm^2 、走査速度が1 mm/ $sec\sim1.0$ mm/ $sec\sim1.0$ mm/ $sec\sim1.0$ mm/ $sec\sim1.0$ mm/ $sec\sim1.0$ mm/ $sec\sim0$ 使更 也、 1μ m/ $sec\sim1.0$ mm/ $sec\sim0$ 使更 で走査可能である。

【0029】上記のいずれのシーザビームを用いても、 照射エネルギ密度および照射回数に比例して、多結晶シ リコン膜3の結晶粒径は大きくなる。したがって、所望 の大きさの結晶粒径が得られるように、エネルギ密度および照射回数を調整すればよい。本実施形態において は、上記のエキシマレーザアニールに、高スループットレーザ照射法を用いる。図13を参照して、高スループットレーザ照射法に用いる装置の構成について説明する。その装置は、KrFエキシマレーザ101と、Kr Fエキシマレーザ101からのレーザビームを反射する 反射鏡102と、反射鏡102からのシーザビーム制御 定の状態に加工して基板1に照射するレーザビーム制御 光学系103とを備えている。

【0030】このような構成において、高スループットレーザ照射法では、レーザビーム制御光学系103によって棒状又は線状(ビームサイズ:0、5mm×50mm)に加工されたレーザビームを、複数パルスの重ね合わせにより照射する。この複数パルスの重ね合わせはより照射する。この複数パルスの重ね合わせは、棒状のレーザビームを短軸方向に0%~99%まで任意に重ね合わせることにより行なわれる。そして、ステージ走査とパルスレーザ照射とを完全に周期させることによって、極めて高精度な重複状態でレーザを照射することによってスループットを高める。

【0031】上記のような高スループットレーザ照射法を用いてレーザ照射を行なった後、第6工程では、レーザ照射された多結晶シリコン膜3をエッチングして、パターニングする。これにより、TFTの形成位置に、図6に示されるようなパターニングされた多結晶シリコン膜3が形成される。この後、第7工程では、図7に示すように、パターニングされた多結晶シリコン膜3の上に、LPCVD法を用いて、デート絶縁膜6となる日Tの膜(High Temparature Oxide:シリコン酸化膜)を形成する。この後、熱処理が施される。

【0.0.3.2】この熱処理は、電気炉内に透明絶縁性基板 1.6 を挿入して、 N_2 雰囲気中で約1.0.5.0 での温度条件 下で約2 時間行なう。なお、この熱処理は、R.T.A. (RapidThermal Annealing) 注による急速熱処理を用いてもよい。このときの熱処理の条件は、熱源が N_2 アークランプ、温度が約9.0.0 で以上約1.1.0.0 で以下(好ま

【りり33】次に、図8に示すように、第8工程では、ゲート絶縁膜6の上に、LPCVD法を用いて達がドープされた多結晶シリコン獏7を形成する。なお、多結晶シリコン膜7への達のドープは必ずしも必要ではない。この後、第9工程においては、フォトリソグラフィ技術とRIE法によるドライエッチング技術とを用いて、多結晶シリコン獏7名よびその下のゲート絶縁膜6をパターニングする。これにより、多結晶シリコン類3上に位置する領域に、図3に示されるような、パターニングではれたゲート電極8名よびゲート絶縁膜6が得られる。

【0034】次に、第10工程においては、図10に示すように、多結晶シリコン類3の露出した上面およびゲート電極8の上面に不純物を注入する。さらに、熱処理を施すことによってその注入した不純物を活性化させる。このときの不純物は、n型の場合はヒ素(As)を構(P)を用い、この場合の注入条件は約80keV、約3×10¹³/cm²である。また、p型の不純物を注入する場合には、ボコン(B)を用い、この場合の注入条件は、約30keV、約1、 $5×10^{13}$ /cm²である。上記のような不純物の注入および熱処理によって、低濃度不純物領域10および11を形成する。

【0035】次に、第11工程では、多結晶シリコン膜(能動層)3およびデート電極8を覆うように、透明絶縁性基板1上にAPCVD(常圧CVD)法により絶縁膜(図示せず)を準積した後、この絶縁膜を異方性の全面エッチバックを用いてエッチングする。これにより、ゲート電極8とゲート絶縁膜6との側面に、図11に示されるような、絶縁膜からなるサイドウォール12を形成する。

【0036】この後、第12工程では、図12に示すように、サイドウォール12をマステとして多結晶シリコン膜3に不純物を注入することによって、高濃度不純物領域14および15を自己整合的に形成する。なお、このとき注入する不純物は、引型の場合、降(P)イオンを用い、その注入条件は、約80keV、約3×1 15 /cm 2 である。さらに、この状態で、電気炉を用いて熱処理を行なうことによって不純物を活性化する。この場合の熱処理条件は、約850℃、約30分間、約ガス流量が約5リットルと分である。

【0037】なお、この熱処理は、RTA法による急速熱処理を用いてもよい。このときの熱処理の条件は、熱源がNeアークランで、温度が約100℃以上約950℃以下、雰囲気がN2、時間が1秒以上3秒以下である。RTA法による加熱は、高温を用いるが極めて短時

間で終了することができるので、高温熱処理により多結晶シリコン膜3の結晶内の欠陥などを減少させながら、透明絶縁性基板1が変形するのを有効に防止することができる。このようにして、低濃度不純物領域10および11と、高濃度不純物領域14および15とからなるLDD (Lightly Doped Drain)構造のソース/ドレイン領域が形成される。

【0038】以上の工程によって、多結晶シリコン膜を能動層として用いるTFTが形成される。なお、上記第1の実施形態で用いたシーザ以外にも、エキシマレーザとしては、 F_2 レーザ(波長157nm)、ArFレーザ(波長193nm)、KrC1レーザ(波長222nm)、XeBrレーザ(波長282nm)、XeC1レーザ(波長308nm)、XeFレーザ(波長351nm)を用いることも可能である。これらのエキシマレーザを用いても上記第1の実施形態の第5工程に用いたレーザと同様の効果が得られる。

【0.039】また、上述のエキシマレーザ以外にも、Ar⁺レーザ(波長4.88 nm)、ルビーレーザ(波長6.94 nm)、YAGレーザ(波長1.06 μ m)、CO2レーザ(波長1.06 μ m)などを用いることも可能である。ただし、多結晶シリコン菓 3内に効率的に吸収されるためには、上記のエキシマレーザを用いるのが好ましい。

【0040】さらに、高エネルギビームとしては、超高圧水銀ランプ、低圧水銀ランプ、重水素ランプ、ハロゲンランプ、Fe/Hg金属ハロゲンランプなどを用いることも可能である。これらの高エネルギビームは、シリコン膜に吸収されやすい、約600nm以下の波長のものを用いるのが好ましい。

【0042】図14に示すように、非晶質シリコン膜を固相成長した後の表面の荒さは、いずれの場合も約1.2nmである。そして、シーザの照射密度を増加させた場合に、熱処理を施した場合には凹凸の増大はそれほど見られないのに対して、熱処理を施していない場合には凹凸が増大することがわかる。図15

は、第7工程における熱処理時の温度と、表面荒さおよび電界効果移動度との関係を示したグラフである。図15を参照して、温度の変化に対する表面荒さの変化は、C、△およびIによって表されており、温度の変化に対する電界効果移動度は、●、▲およびIによって表されている。温度が約900℃以上では、温度が上昇するにつれて表面荒さが低下するとともに電界効果移動度が大きくなることがわかる。

【0043】また、シリコンの溶融温度が1400℃程度であるので、約1100℃以上にすると処理時間内に透明絶縁性基板が反ってしまうという不都合が生じる。このため、熱処理温度は約1100℃以下が好ましい。このようなことから、熱処理温度は約900℃以上約1100℃以下が好ましいことがわかる。さらに、熱処理、温度は約950℃以上約1100℃以下がより好ましい。

【0044】このように、多結晶シリコン膜(能動層) 3へのシーザの照射後に第7工程において熱処理を行な うことによって、多結晶シリコン膜3の表面の凹凸(表 面荒さ)を低減することができ、その結果、このような 多結晶シリコン膜3を能動層として用いたTFTの電界 効果移動度を向上させることができる。さらに、このよ うなTFTを液晶表示装置に用いれば、良好な表示を行 なうことが可能となる。

【0045】図16は、上記した第5工程において、レーザ照射時に加熱した場合と従来のように加熱しなかった場合との多結晶シリコン獏の表面の凹凸状態を示すグラフである。図16を参照して、横軸はレーザエネルギ密度を示し、縦軸は多結晶シリコン獏の表面の凹凸を示している。また、白丸(C)はレーザ照射時に熱処理を施さなかった(加熱しなかった)場合を示し、黒丸

(●) は熱処理を施した(加熱した)場合を示している。

【0046】図16に示すように、非晶質シリコンを固相成長した後の表面の荒さは、いずれの場合も約1.0nm~2.0nmである。また、無財密度を変化させた場合に、レーザ照射時に加熱した場合には表面荒さが初期の状態よりも小さくなる場合があるのに対して、レーザ照射時に加熱を行なわない場合にはレーザニネルギ密度の増加に伴って表面荒さも増加することがわかる。

【0047】このように、多結晶シリコン膜3へのシーザの無財を加熱した状態で行なうことによっても、多結晶シリコン膜3の表面の凹凸を低減することができることがわかる。その結果、このような多結晶シリコン膜3を能動層として用いた下下下の電保効果移動度を向上させることができる。さらに、このような下下下を液晶表示装置に用いれば、良好な表示を行なうことが可能となる。

【0048】なお、第1の実施形態の第5工程では、シーザ服射時の時板の加熱温度を400で程度としたが、

約100℃以上であれば同様の効果を得ることができる。但し、透明絶縁性基板の支りを防止することを考慮するなら、レーザ照射時の基板の加熱温度は約600℃以下であることが望ましい。図17は、第1の実施形態である。図17を参照して、横軸にはゲート電極に印がある。図17を参照して、横軸にはゲート電極に印がある電圧Vgを取り、縦軸にはドレインに流れる電流となる。図17に示すように、第1の実施形態に来に大きては、オン状態における曲線の電流 I dが従来に大きくなっていることがわかる。

【0049】すなわち、第1の実施形態による多結晶シリコン膜からなる能動層の電子の電界効果移動度が、従来の電界効果移動度に比べて向上していることがわかる。さらに、図17に示すように、オン直後の低いゲート電圧Vgでのドレイン電流1dは、従来のTFTよりも第1の実施形態によるTFTの方が多く流れていることがわかる。これは、第1の実施形態による半導体装置の能動層の表面が従来のTFTの能動層の表面よりも凹凸が小さいことを示している。

【0050】図14~図17に示した結果から、第5工程におけるレーザ照射時の加熱と、第7工程におけるレーザ照射後の熱処理との両方の工程によって、多結晶シリコン膜3の表面の凹凸を低減することができることがわかる。そして、このような多結晶シリコン膜3をTFTの能動層として用いれば、電界効果移動度などの特性をより向上させることができることがわかる。

【0051】すなわち、TFTの電界効果移動度、S値 (サブスレッショルド値) およびいても値(しきい値) などの半導体装置の特性を向上させることができる。次 に、図1~図12に示した第1の実施形態による製造プ ロセスによって形成されたTFTの特性についてさらに 説明する。図18および図19は、第1の実施形態によ るTFTのIdーVg特性を示し、図20および図21 は従来のTFTのId-Vg特性を示す。図18~図2 1を参照して、横軸にはゲートに印加される電圧 V g が 取られ、縦軸にはドレインに流れる電流Idが取られて いる。図19に示す第1の実施形態によるTFTのドレ イン電流Idは、図21に示す従来のTFTのドレイン 電流値(dよりも大きいことがわかる。これは、第1の 実施形態による多結晶シリコン膜からなる能動層におけ る電子の電界効果移動度が、従来の電界効果移動度に比 べて向上していることを意味する

図2.2 には、第5工程におけるレーザ照射時の加熱と、 第7工程におけるレーザ照射後の熱処理との両方の工程 が行なわれた後の、多結晶シリコン膜におけるキャリア の電界効果移動度とエキシマレーザ照射エネルギ密度と の関係が示されている。

【0052】図20を参照して、エキシマンーザの無射エネルギ密度が上昇するに従って、電界効果移動度も上

昇し、ほぼ250m1/cm2付近でピークを示し、その後エネルギ密度の増加に伴って電界効果移動度は順次減少していることがわかる。このようにピークを有するのは、エキシマレーザ照射による結晶性の改善と表面の荒れとの両者のトレードオフの関係によるものである。このピーク近傍において、結晶性の改善と表面の荒れとの関係が最良の関係に保たれ、それにより良好な電界効果移動度を得ることができる。

【0053】次に、図23を参照して、第1の実施形態の製造プロセスを用いて形成したTFTを組込んだ液晶表示装置(LCD)の製造プロセスについて説明する。まず、図12に示した第1の実施形態によるTFTを形成した後、図23に示すように、スペッタ注を用いて、透明絶縁性基板1の直差部領域上に、「TO(Indian Thin Oxide)からなる補助容量を構成する著精電橋17を形成する。この蓄積電極17は、TFTの能動層となる構がドープされた多結晶シリコン膜3の形成時に形成してもよい。

【0054】次に、デバイスの全面に層間絶縁膜33を形成する。層間絶縁膜33の材質としては、シリコン酸化膜、シリテートガラス、または、シリコン室化膜などが用いられる。これらの膜の形成にはCVD法またはPCVD法が用いられる。この後、層間絶縁膜33に、高濃度不純物領域14および15に達するコンタクトホール19を形成する。そして、コンタクトホール19を埋め込むとともに層間絶縁膜33の上面上に沿って延ずめ込むとともに層間絶縁膜33の上面上に沿って延ずるA1S:膜をパターニングする。これにより、ソース・ドレイン電極18を形成する。

【0055】また、智間絶縁漢33およびソース・ドレイン電極18を覆うように層間絶縁葉16を形成した後、その層間絶縁膜16の一方のソース・ドレイン電極18上に位置する領域にコンタクトホールを形成する。そのコンタクトホール内を埋込むとともに層間絶縁襲16の上面に沿って延びる1T〇膜(図示せず)を形成した後、その1T〇膜をパターニングすることにより表示電極20を形成する。表示電極20および層間絶縁膜16上に配向膜29を形成する。これにより、TFT側の基板が完成する。

【0056】次に、多結晶シリコンからなる下FTが形成された透明絶縁性基板1と、その表面に共通電極21 および配向膜29が形成された透明絶縁性基板22とを相対向させる。その状態で、透明絶縁性基板1と透明絶縁性基板22との間に液晶を封入して液晶層23を形成する。これにより、1CDの画素風が完成する。このようにして、第1の実施形態によるTFTを用いた1CDが形成される。

【0057】図24には、表示画導部と問辺駆動回路部とを同一基板上に形式した液晶表示パネルが示される。 図24を参照して、この液晶表示パネルでは、周辺駆動 回路部(ゲートドライバ23およびドレインドライバ26)の能動層と表示画素部の能動圏とを本実施形態のプロセスによって形成した多結晶シリコン膜3によって構成している。表示画素部には、複数の表示電極20がマトリックス状に配置されている。

【0058】また、各々の表示電極20間は信号配線40によって接続されている。また、ゲートドライバ25 およびドレインドライバ26にもそれぞれ信号配線40 が接続されている。また、図25には、第1の実施形態によるTFTを適用したアクティブマトリックス方式のLCDのブロック構成図が示されている。

【0059】図25を参照して、画素部24には、各走査線(ゲート配線)G1…Gn. Gn-1…Gmと、各データ配線(ドレイン配線)D1…Dn. Dn-1…Gmとが配置されている。各デート配線と各ドレイン配線とはそれぞれ互いに直交し、その直交部分に画素部24が設けられている。そして、各ゲート配線は、ゲートドライバ26に接続され、ゲート信号(走査信号)が印加される。

【0060】また、各ドレイン配線は、ドレインドライバ(データドライバ)27に接続され、データ信号(ビデオ信号)が印加される。このゲートドライバ25とドレインドライバ26とによって周辺駆動回路部28が構成される。ゲートドライバ25およびドレインドライバ25およびドレインドライバ25およびドレインドライバ25が画素部24と同一基板上に形成したLCDは、一般にドライバー体型(ドライバ25が画素部24の両側に設けられている場合もある。

【0061】図25に示したLCDでは、画素部24の画素駆動用素子のみならず、周辺駆動回路部28のスイッチング用素子にも、上記した第1の実施形態による多結晶シリコン膜からなるTFTを用いるTFTと周辺駆動回路部28に用いるTFTとを同一基板上に並行して形成する。なお、この周辺駆動回路部28の多結晶シリコングルをおい、この周辺駆動回路部28の多結晶シリコングルをおれてもよりは、LDD構造ではなく、通常のシングルといる。この場合、LDD構造を採用している。この場合、LDD構造を用いてもよい。

【0062】また、周辺駆動回路部28の多結晶シリコン膜からなるTFTを、CMOS構造に形成すれば、TFTの形成領域を縮小化させることができる。その結果、ゲートドライバ25およびドレインドライバ26の形成領域も縮小化することができ、高集積化を図ることができる。図26には、ゲート配線Gnとドレイン配線Dnとの直交部分に設けられている画素部の手価回路が示されている。図26を参照して、画素部24は、画素取動素子としてのTFTと、液晶セルLCと、補助容量Csとから構成される。ゲート配線GnにはTFTのゲ

ートが接続されており、ドレイン配線DnにはTFTのドレインが接続されている。TFTのソースには、液晶セルLCの表示電極(画素電極)20と、補助容量電極(蓄積電極または負荷容量電極)17とが接続されている。

【0063】この液晶セルレビと補助容量Csとにより、信号蓄積素子が構成される。液晶セルレビの共通電極(表示電極20の反対側の電極)21には電圧Vcomが印加される。一方、補助容量Csにおいて、TFTのソースと接続される側の反対側の電極(対向電極)50には定電圧VRが印加される。この液晶セルレビの電極21は、すべての画素部24に対して共通する電極となっている。液晶セルレビの表示電極20と共通電極21との間には静電容量が形成されている。なお、補助容量Csにおいて、対向電極50は、端のゲート配線Cn-1と接続されている場合もある。

【0064】動作としては、上記のように構成された画素部24において、ゲート配線けっを正確性にして下FTのゲートに静電圧を印加すると、TFTがON状態となる。この状態で、ドレイン配線Dnに印加されたデータ信号に対応した電荷が、液晶セルLCの静電容量と補助容量Csとに充電される。その一方、ゲート配線Gnを負電圧にしてTFTのゲートに負電圧を印加すると、TFTがオフ状態となる。

【0065】この状態で、ドレイン配線Dnに印加されていた電圧が液晶セルしての静電容量と補助容量Csとによって保持される。このように、画素部24へ書込むべきデータ信号をドレイン配線に与えてゲート配線の電圧を制御することによって、画素部24に任意のデータ信号を保持させることができる。その画素部24の保持しているデータ信号に応じて液晶セルしての透過率が変化し、それにより画像が表示される。

【0066】 (第2の実施形態) 図27および図28を 参照して以下に第2の実施形態の製造プロセスについて 説明する。この第2の実施形態による製造プロセスは、 図1~図12に示した第1の実施形態による製造方法を 用いて形成したTFTにおいてオフセット構造を形成す る場合を示している。このようにオフセット構造を形成 する場合には、図10に示した第1の実施形態による第 10工程における不純物の注入は行なわずに、図27に 示すようにサイドウェール12の形成後に不純物を注入 する。これにより、低濃度不純物領域10および11を 形成する。そして、サイドウェール12およびゲート電 極8を覆うようにレジスト菓30を形成した後、そのレ ジスト膜30をマスクとして下純物を注入することによ って、高濃度不純物領域しよおよびしるを形成する。こ のような工程を行なうことによって、第1の実施形態で 説明した特性に優れたTFTにおいてオフセット構造を 容易に形成することがてきる。

【0067】 (第3の実施形態) 上記第1 および第2の

実施形態ではゲート電極8が多結晶シリコン膜3の上に位置するトップゲート型のTFTの製造プロセスについて説明したが、この第3の実施形態ではゲート電極が多結晶シリコン膜の下に位置するボトニデート型のTFTの製造プロセスについて説明する。

【0068】まず、図29に示すように、透明絶縁性基板1上にゲート電極8を形成する。ゲート電極8を覆うように層間絶縁膜6を形成する。層間絶縁膜6上に非晶質シリコン膜2をLPCVD法を用いて、SigH6(ジシランガス)を材料ガスとして約450℃で100nm程度の膜厚で堆積する。この後、非晶質シリコン膜2を、固相成長法を用いて、約600で、約20時間のアニールを行なうことにより多結晶化する。これにより、図30に示されるような、90nm程度の膜厚を有する多結晶シリコン膜3が形成される。

【0069】この後、図31に示すように、多結晶シリコン膜3の表面を約1050での酸素雰囲気中で約30分間ドライ酸化を行なうことによって工酸化シリコン膜4は30nm程度の膜厚で形成する。この状態で、多結晶シリコン膜4を対して、多結晶シリコン膜4を対して、図32によりに、多結晶シリコン膜4を対して、図32にように、多結晶シリコン膜3の表面を酸化シリコン膜3の表面を酸化して二酸化シリコン膜3の表面を酸化して二酸はように多結晶シリコン膜3の表面を酸化して二酸はまる。ように多結晶シリコン膜3の表面を酸化リコン膜4を形成した後、その二酸化シリコン膜4を形成した後、その二酸化シリコン膜4を形成した後、その二酸化シリコン膜4を形成した後、その二酸化シリコン膜4を形成した。この多結晶シリコン膜3がTFTの能動層とができる。この多結晶シリコン膜3がTFTの能動層となる。

【0070】次に、図33に示すように、多結晶シリコン膜(能動層)3の表面に波長え=248 nmのKrFエキシマレーザビームを照射することによってレーザアニールを施す。このときの照射条件などは図5に示した第1の実施形態の第5工程と同様の条件で行なう。また、第1の実施形態と同様、KrFエキシマレーザビーム以外の種々の高エネルギビームを用いることができる。

【0.0.7.1】この後、図3.4に示すように、RTA法に、RTA公司、RTA法に、RTA公司、RTA法に、RTA公司、RTA法に、RTA公司、RTA法に、RTA公司、RTA法に、RTA公司、RTA公司、RTA法公司、RTA公

シリコン膜3の上の所定部分にレジスト膜32を形成する。そしてレジスト膜32をマスクとして多結晶シリコン膜3に不純物をイオン注入することによって、高濃度不純物領域14および15を形成する。この後レジスト32を除去する。

【0073】次に、図37に示すように、多結晶シリコン膜3および層間絶縁膜うを覆うように層間絶縁膜33を形成する。この後、図38に示すように、層間絶縁膜33の高濃度不純物領域:4および15上に位置する領域にコンタクトホールを形成した後、そのコンタクトホールを埋込むとともに層間絶縁膜33の上に延びるように、ソース・ドレイン電極18となるA1S1膜を形成する。そしてそのA1S1膜をパターニングすることによって、図39に示されるようなソース・ドレイン電極18を形成する。

【りり74】なお、上記の第3の実施形態では、多結晶シリコン膜3にレーザ照射を行なった後、熱処理を施すことによって、レーザ照射による結晶性の改善と熱処理による表面荒さの改善との相乗効果を得ることができる。これにより、形成されるTFTの電界効果移動度を向上させることができ、その結果、TFTのドレイン電流を増加させることができる。

【0075】また、図33に示したレーザ照射工程にお いて、透明絶縁性基板1を加熱しながらレーザ照射を行 なうようにしてもよい。このようにすれば、多結晶シリ コン膜3の表面荒さをさらに低減することができ、これ によりTFTの電界効果移動度(ドレイン電流)を言う に大きくすることができる。図40は、上記第3の実施 形態の製造プロセスによって形成したTFTを含む液晶 表示装置を示した断面図である。図40を参照して、こ の液晶表示装置が図23に示した液晶表示装置と異なる のは、図40に示した液晶表示装置がボトムゲート型の TFTを用いていることのみであり、その他の構造は同 じである。このように電界効果移動度が大きい(ドレイ ン電流の大きい)TFTを液晶表示装置に用いることに よって、駆動回路部の高速な動作が可能になるととも に、画素部の高精細化および高密度化を達成することが できる。

【0076】なお、上記第1~第3の実施形態では、非晶質半導体膜2上して、アモルファスシリコン膜を用いたが、セレン(Selia、ゲルマニウム(Gelia、配化ガリウム(Gans)、または、窒化ガリウム(Gans)、または、窒化ガリウム(Gans)、または、窒化ガリウム(Gans)、または、窒化ガリウム(Gans)、または、窒化ガリウム(Sans)、またが、キセーン(Nelia)では、エキシマレーザを用いたが、キセーン(Nelia)では、エキシマレーザを用いる方が吸収がよい。

【0077】さらに、非晶質半導体膜2を多結晶化する 方法として、第1~第3の実施形態では国地成長法を用 いたが、溶融再結晶化法を用いてもよい。また、多結晶 シリコン膜3の表面に形成した二酸化シリコン膜4はウ エット酸化法で形成してもよい。

(第4の実施形態)図+1~図+9を参照して以下に第4の実施形態によるTFTの製造プロセスについて説明する。この第4の実施形態による製造プロセスでは、上記した第1~第3の実施形態の製造プロセスと同様、レーザ照射と熱処理とを行なう。しかし、この第4の実施形態では、固相成長法を用いる上記した第1~第3の実施形態と異なり、レーザ照射によって非晶質シリコン膜2から多結晶シリコン膜3に結晶化する。以下、具体的に説明する。

【0078】まず、図41に示すように、第1工程では、ガラスまたは石英ガラスからなる透明絶縁性基板1上に、LPCVD法を用いて、 Si_2H_6 を材料ガスとして450℃で非晶質シリコン膜2を100nm程度の膜厚で形成する。なお、非晶質シリコン膜2はP-CVD(Plasma Chemical Vapor Deposition)法を用いて、約300℃で100nm程度の膜厚で形成するようにしてもよい。

【0079】次に、第2工程では、図42に示すよう に、非晶質シリコン膜2の表面にエキシマレーザを照射 してレーザアニール4を施す。これにより、非晶質シリ コン膜2を多結晶シリコン膜3にする。この多結晶シリ コン膜3がTFTの能動層となる。次に、第3工程で は、図43に示すように、RTA法による急速熱処理を 行なう。このときの熱処理の条件は、熱源がXeアーク ランプ、温度が約900℃以上約1100℃以下(好ま しくは約950℃以上約1100℃以下)、雰囲気がN 2、時間が1秒~10秒である。RTA法による加熱 は、高温を用いるが極めて短時間で終えることができ る。このため、高温熱処理により多結晶シリコン膜3の 結晶内の欠陥などを減少させながら、透明絶縁性基板1 が変形するのを有効に防止することができる。なお、R TA法による急速熱処理に代えて、透明絶縁性基板1を 電気炉内に入れ、No雰囲気中で約1050℃の温度条 件下で約2時間の熱処理を行なう方法を用いてもよい。 【0080】上記のような熱処理を施した後、多結晶シ リコン膜3をフォトリソグラフィ技術とドライエッチン グ技術とを用いてパターニングすることによって、図4 4に示されるようなパターニングされた多結晶シリコン 膜3が形成される。この後、第5工程では、図45に示 すように、パターニングされた多結晶シリコン膜3を覆 うようにLPCVD法を用いてゲート絶縁膜るとしての LTO膜 (Low Temparature Oxide : シリコン酸化膜) を形成する。この場合のLPCVD油は基板温度を約5 000以下にして行なう。なお、基板温度を約500℃ 以下にしてPCVD法を用いてデート絶縁膜らとなるシ リコン酸化膜を形成してもよい。

【0081】この後、ピート絶縁膜る上に、LPCVD

法を用いて達がドープされた多結晶シリコン膜でを形成する。多結晶シリコン膜でへの構のドーフは必ずしも必要ではない。この後、フォトリソグラフィ技術とRIE 注によるドライエッチング技術とを用いてゲート絶縁膜 らおよび多結晶シリコン膜でをハターニングすることによって、図46に示されるような、バターニングされた、ゲート絶縁膜がと多結晶シリコン膜からなるゲート 電極8とが形成される。

【0082】この後、第7工程において、図47に示すように、多結晶シリコン膜3の露出された部分とゲート電極8の上面とに不純物を注入する。そしてその注入した不純物を活性化するために熱処理を行なう。このときの不純物は、n型の場合にはヒ素(As) や攤(P)を用い、そのときの条件は約80keV、約3 \times 1 \circ 13 \times 1 \circ 10 \times 1 \circ 10 \times 2 \circ 10 \times 10 \circ

【0083】次に、第8工程では、多結晶シリコン膜3 およびゲート電極8を覆うように透明絶縁性基板1上 に、APCVD(常圧CVD) 法により絶縁膜(図示せ ず)を形成する。そしてこの絶縁膜を異方性の全面エッ チバックを用いてエッテングすることにより、ゲート電 極8およびゲート絶縁膜6の側面に図48に示されるよ うな、絶縁膜からなるサイドウォール12を形成する。 【0084】次に、第9工程において、図49に示すよ うに、サイドウォール12をマスクとして、多結晶シリ コン膜3に不純物を注入することによって、高濃度不純 物領域14および15を自己整合的に形成する。この高 温度不純物領域14および15を形成する際に注入する 不知物は、n型の場合には、確イオンを用いる。その場 合の注入条件は、約80keV、約3×10¹⁵/cm² である。さらに、この状態で電気炉を用いて熱処理を行 なうことにより不純物を活性化する。この場合の熱処理 条件は、約850℃、約30分、Ngガス流量が約5月 ットル/分である。

【0085】なお、この熱処理は、RTA法による急速熱処理を行なってもよい。この場合の熱処理条件は、熱源がXeアークランプ、温度が約700で以上約950で以下、雰囲気がN2、時間が1秒~3秒である。RTA法による加熱は高温であるが極めて短時間で終了するので、高温熱処理により多結晶シリコン膜3の結晶のの大幅などを減少させながら、透明絶縁性基板1が変形するのを防止することができる。このようにして、低速で不純物領域10および11と、高速度不純物領域115とからなる1DD構造を育するソースグドンイン領域が形成される。

【0086】上記の工程によって多結晶シリコン膜を能動層とするTFTが製造される。なお、図42に示した

第2工程のレーザ照射は、図5に示した第1の実施形態の第5工程におけるレーザ照射と同様の条件で行ない、また第1の実施形態の場合と同様スェFエキシマレーザビーム以外の種々の高エネルギビームを用いることが可能である。また、第1の実施形態と同様、高スループットレーザ照射法を用いる。

【0087】また、いずれのビームを用いても、照射エネルギ密度および照射回数に比例して多結晶シリコン膜3の結晶粒径は大きくなるので、所望の大きさの結晶粒径が得られるようにエネルギ密度および照射回数を調整する。

(第5の実施形態)以下、図50~図55を参照して、第5の実施形態によるTFTの製造プロセスについて説明する。この第5の実施形態による製造プロセスは、上記した第4の実施形態の製造プロセスと基本的には同様である。しかし、この第5の実施形態では、第4の実施形態と異なり、レーザ照射後の熱処理を多結晶シリコン 膜7の形成後に行なう。以下、より詳細に説明する。

【0088】まず、第1工程では、図50に示すようにガラスまたは石英ガラスからなる透明絶縁性基板 1上に、LPCVD法を用いて、 $S_{12}H_6$ (ジシランガス)を材料ガスとして約450で非晶質シリコン膜 2を形成する。この非晶質シリコン膜 2 は 100 n m程度の膜厚で形成する。なお、非晶質シリコン膜 2 は P-CVD(Plasma Chemical Vapor Deposition)法を用いて、約300での温度条件下で100 n m程度の膜厚で形成してもよい。

【0089】次に、第2工程においては、非晶質シリコン膜2の表面に、エキシマレーザを照射してレーザアニールを施すことによって、非晶質シリコン膜2を図51に示すような多結晶シリコン膜3が下下の能動層となる。次に、第3工程においては、多結晶シリコン膜3を写真製版技術とドライエッチング技術とを用いてパターニングすることによって、TFTの形成位置に図52に示すような多結晶シリコン膜3が形成される。

【0090】次に、第4工程においては、図53に示すように、多結晶シリコン膜3の上に、LPCVD法を用いて約500℃以下の基板温度で、ゲート絶縁膜6としてのLTO膜(Low Temparature Oxide :シリコン酸化膜)を形成する。このゲート絶縁膜6は、PCVD法(基板温度:約500℃以下)で形成するシリコン酸化

(基板温度:約500℃以下)で形成するシリコン酸化 膜であってもよい。

【0091】この後、ゲート絶縁襲らの上に、LPCVD法を用いて隣がドープされた多結晶シリコン襲子を形成する。なお、この多結晶シリコン選子には必ずしも嫌がドープされている必要はない。次に、第3工程において、図54に示すように、RTAによる急速熱処理を行なう。この上きの熱処理条件は、熱源がXeアークランプ、温度が約900℃以上約:100℃以下(好まし

くは約950で以上約1100で以下)、雰囲気が N_2 、時間が1秒~10秒である。RTA性による加熱は、高温を用いるが、極めて短時間で終了するので、高温熱処理により多結晶シリコン漢3の結晶的の欠陥などを減少させながら、透明絶縁性基板1が変形するのを有効に防止することができる。

【0.0.9.2】なお、RTA法による熱処理に代えて、電気炉を用いて N_2 雰囲気中で約1.0.5.0でで約2時間の熱処理を行なうようにしてもよい。以降の第6工程~第9工程は、図4.6~図4.9に示した第4.0実施形態のプロセスと同様であるので省略する。以上の工程により多結晶シリコン膜3を能動層とするTFTを形成することができる。

【0093】ここで、第4の実施形態の第3と程の熱処理によるの実施形態の第5工程の熱処理によるの決して説明する。図55は、船動層であるを結晶シリン膜3にレーザ照射をした後に、熱処理をしたが開発とした後に、熱処理をしなかった場合との多結晶シリコンを表現しながである。図55を表現して説明を表現の理点はある。図55は最近である。図55は最近である。図55は最近である。図55は最近である。図55はよりで表面の凹凸は、1、0mm程度である。また時間である。では、1、0mm程度である。に対して、第1とでは、5mm程度が最大値であるのに対して、増入している。

【0094】このように、能動層となる非晶質シリコン層である際のレーザ照射の後に熱処理を行なうことによって、多結晶シリコン膜3の表面荒さを抵減することができる。この場合、レーザ照射後の熱処理によって結晶シリコン膜3の表面荒さが低減されるので、形できる。このはうな下下でを液晶表示装置に用いてきる。このような下下でを液晶表示装置に用いてきる。このような下下で液晶表示装置に用いていてきる。このような下下で液晶表示装置に用いている。取動回路部の高速駆動が可能になるとともできる。ないの高精細化およい、

それにより良好な電界効果移動度を得ることができる。 【0.0.9.6】なお、図5.6に示したピーク位置のエネルギ密度(ほぼ $3.0.0\,\mathrm{mJ/c\,m^2}\sim3.2.5\,\mathrm{mJ/c\,m^2}$)が図2.2に示したピーク位置のエネルギ密度(ほぼ $2.5.0\,\mathrm{mJ/c\,m^2}$)と異なるのは、図2.2ではレーザ照射時の加熱とレーザ照射後の加熱の両方を行なっているのに対して、図5.6ではレーザ照射後の加熱のみ行なっているからである。

【0097】(第6の実施形態)以下、図57および図 58を参照して、第5の実施形態によるTFTの製造プ ロセスについて説明する。この第6の実施形態では、上 記第4および第5の実施形態の第7工程~第9工程(図 47~図49参照)において、オフセット構造を形成す る場合について説明する。具体的には、図57に示すよ うに、低濃度不純物領域10および11を形成するため の不純物のイオン注入をサイドウォール12の形成後に 行なう。そして、その後、図58に示すように、サイド ウォール12およびゲート電極3を覆うようにレジスト 膜30を形成する。そしてレジスト膜30をマスクとし て多結晶シリコン膜3に不純物をイオン注入することに よって、髙濃度不純物領域:4および15を形成する。 このような工程によって、オフセット構造のTFTを容 易に形成することができる。なお、この第6実施例にお いても多結晶シリコン膜3の形成時にレーザ照射を行な うとともに、その後に熱処理を行なう。これにより、上 記第4および第5の実施形態と同様、電界効果移動度の 高いTFTを形成することができる。

【0098】(第7の実施形態)以下、図59~図61を参照して、第5の実施形態によるTFTの製造プロセスについて説明する。第7の実施形態では、図46~図49に示した第4の実施形態の製造プロセスにおいてサイドウォール12を設けない場合について説明する。

【0099】この第7の実施形態では、まず、図41~図46に示した第4の実施形態による製造プロセスを用いて図46に示した構造までを形成する。この後、図59に示すように、多結晶シリコンを譲るのとの後、飲処理を行なうことによって不知物を活性化させる。このときの不純物は、n型不純物の場合には出来(As)や値(P)を用いる。この場合の条件は、約80keV、約3×10I3/cm²である。また、p型の不純物の場合にはボコン(B)を用いる。この場合の条件は、約30keV、約1、5×10I3/cm²である。これにより、低濃度下純物領域10および11を形成する。

【0100】次に、ゲート電極等と低濃度不純物領域1 0および11の一部とを覆さように図60に示されるようなレジスト31を形成する。この後、図61に示すように、レジスト31をマステとして多結晶シリコン膜3 に不純物をイオン注入する。これにより、高濃度不純物

【0101】(第8の実施形態)次に、図62~図69を参照して、第8の実施形態によるTFTの製造プロセスについて説明する。上述した第4~第7の実施形態では多結晶シリコン膜3上にデート電極8が位置するトラップゲート型のTFTの製造プロセスを示したが、この第8が位置するボトムデート型のTFTの製造プロセスについて説明する。なお、レーザ照射および熱処理の基本的な製造プロセスは第4の実施形態とほぼ同様である。以下具体的に説明する。

【0102】まず、図62に示すように、ガラスまたは石英ガラスからなる透明絶縁性基版1上に、ゲート電極8を形成した後、そのゲート電極8を覆うようにゲート絶縁膜6を形成する。ゲート絶縁膜6上に、LPCVD法またはP-CVD法を用して、100mm程度の膜厚を有する非晶質シリコン膜2を形成する。この後、非晶質シリコン膜2の表面に、エキシマレーザを照射してレーザアニールを施すことにより、非晶質シリコン膜2を図63に示されるような多結晶シリコン膜3にする。この多結晶シリコン膜3が下下の能動層となる。

【0103】次に、第3工程として、図64に示すように、RTA法を用いて急速熱処理を行なう。このときの熱処理条件は、熱源がNeアークランプ、温度が約900℃以上約1100℃以下(好ましくは約950℃以上約1100℃以下)、雰囲気がN2、時間が1秒~10秒である。このRTA法による加熱は、高温であるが極めて短時間で終了するので、高温熱処理により多結晶シリコン膜3の結晶内の欠陥などを減少させながら、この熱処理は、上記RTA法に代えて、透明性絶縁基板1を電気炉内に入れ、N2雰囲気中で約1050℃の温度条件下で約2時間の熱処理を行なうようにしてもよい。

【0104】この後、多結晶シリコン類3を写真製版技術とドライエッチング技術とを用いてパターエンプすることによって、TFTの形式位置に、図65に示されるような多結晶シリコン類3が形式される。この後、図6に示すように、多結晶シリコン膜3上に所定領域にンジスト32を形成した後、このレジスト32を下スクとして多結晶シリコン膜3に下純物をイナン注入する。こ

れにより、高濃度不純物領域: + および 1 5 を形成する。

【0105】次に、図67に示すように、多結晶シリコン膜3およびデート絶縁膜6を覆うように層間絶縁膜33を形成する。そしてその層間絶縁膜33の高濃度不純物領域14および15上に位置する領域に、図68に示されるような、コンタクトホールを開口する。そのコンタクトホール内を埋込むとともに層間絶縁膜33上に延びるようにソース・ドレイン電極18となるA1Si膜を形成する。そしてそのA1Si膜をパターニングすることによって、図69に示すようなソース・ドレイン電極18を形成する。

【0106】このようにして、ボトムゲート型のTFTを形成することができる。この第8の実施形態によるボトムゲート型のTFTにおいても、レーザ照射によって多結晶シリコン膜3の結晶性で改善されるとともに、レーザ照射後の熱処理によって多結晶シリコン膜の表面の凹凸が低減されるので、TFTの電界効果移動度を高めることができ、それにより、ドレイン電流を増加させることができる。

【0107】なお、このようなボトムゲート型のTFTを液晶表示装置に適用する場合には、図40に示した構造と同様の構造になる。また、このように液晶表示装置に第8の実施形態によるTFTを適用した場合には、液晶表示装置の駆動回路部を高速化できるとともに、画素部を高精細化および高密度化することができる。

[0108]

【発明の効果】本発明の半導体装置の製造方法にあっては、高移動度を有する半導体圏を備えた半導体装置を容易に製造することができる。また、本発明の他の半導体装置の製造方法にあっては、半導体圏の結晶欠陥を減少させるとともに半導体圏の表面の凹凸を低減することができる。

【図面の簡単な説明】

【図1】本発明の第1の実施形態による半導体装置(T FT)の製造プロセスを説明するための断面図である。 【図2】本発明の第1の実施形態による半導体装置(T FT)の製造プロセスを説明するための断面図である。 【図3】本発明の第1の実施形態による半導体装置(T FT)の製造プロセスを説明するための断面図である。 【図4】本発明の第1の実施形態による半導体装置(T FT)の製造プロセスを説明するための断面図である。 【図 5】 本発明の第1の実施形態による半導体装置(T FT)の製造プロセスを説明するための断面図である。 【図6】本発明の第1の実施形態による半導体装置(T FT)の製造プロセスを説明するための断面図である。 【図7】本発明の第1の実施形態による半導体装置(T FT)の製造でコセスを説明するための断面図である。 【図8】本発明の第1の実施形態による半導体装置(T FT)の製造プロセスを説明するための断面図である。

- 【図9】本発明の第1の実施形態による半導体装置(TFT)の製造プロセスを説明するための断面図である。
- 【図10】本発明の第1の実施形態による半導体装置 (TFT)の製造プロセスを説明するための断面図である。
- 【図11】本発明の第1の実施形態による半導体装置 (TFT) の製造プロセスを説明するための断面図である。
- 【図12】本発明の第1の実施形態による半導体装置 (TFT) の製造プロセスを説明するための断面図である。
- 【図13】本発明に用いる高スルーブットレーザ照射法 を説明するための概略図である。
- 【図14】本発明の半導体獏の特性を示した特性図である。 る。
- 【図15】本発明の半導体獏の特性を示した特性図である。
- 【図16】本発明の半導体膜の特性を示した特性図である。
- 【図17】本発明の半導体膜を用いたTFTの特性を示したグラフである。
- 【図18】本発明の半導体膜を用いたTFTの特性を示したグラフである。
- 【図19】本発明の半導体膜を用いたTFTの特性を示したグラブである。
- 【図20】本発明の半導体膜を用いたTFTの特性を示したグラフである。
- 【図21】本発明の半導体膜を用いたTFTの特性を示したグラフである。
- 【図22】本発明の半導体膜を用いたTFTの特性を示したグラフである。
- 【図23】第1の実施形態によるTFTが適用される液晶表示装置(LCD)を示した断面図である。
- 【図24】表示画素部とその周辺の駆動回路とを同一基板上に形成した液晶表示パネルを示した平面図である。
- 【図25】本発明の液晶表示装置(LCD)の回路構成を示すプロック図である。
- 【図 2.6】 本発明の液晶表示装置(LCD)の等価回路 図である。
- 【図27】本発明の第2の実施形態による半導体装置
- (TFT)の製造プロセスを説明するための断面図である。
- 【図28】本発明の第2の実施形態による半導体装置
- (TIFIT)の製造プロセスを説明するための断面図である。
- 【図29】 本発明の第3の実施形態による半導体装置
- (TFT) の製造プロセスを説明するための断面図である。
- 【図30】 本発明の第3の集施形態による半導体装置
- (TFT) の製造プロセスを説明するための断面図であ

る.

- 【図31】本発明の第3の実施形態による半導体装置 (TFT) の製造プロセスを説明するための断面図であ 5。
- 【図32】本発明の第3の実施形態による半導体装置
- (TFT) の製造プロセスを説明するための断面図である。
- 【図33】本発明の第3の実施形態による半導体装置
- (TFT) の製造プロセスを説明するための断面図である。
- 【図34】本発明の第3の実施形態による半導体装置
- (TFT)の製造プロセスを説明するための断面図である。
- 【図35】本発明の第3の実施形態による半導体装置
- (TFT) の製造プロセスを説明するための断面図である。
- 【図36】本発明の第3の実施形態による半導体装置
- (TFT)の製造プロセスを説明するための断面図である。
- 【図37】本発明の第3の実施形態による半導体装置
- (TFT)の製造プロセスを説明するための断面図であ み
- 【図38】本発明の第3の実施形態による半導体装置
- (TFT)の製造プロセスを説明するための断面図であ る。
- 【図39】本発明の第3の実施形態による半導体装置
- (TFT)の製造プロセスを説明するための断面図である。
- 【図40】第3の実施形態によるTFTが適用される液晶表示装置(LCD)を示した断面図である。
- 【図41】本発明の第4の実施形態による半導体装置
- (TFT)の製造プロセスを説明するための断面図であ る。
- 【図42】本発明の第4の実施形態による半導体装置
- (TFT)の製造プロセスを説明するための断面図である。
- 【図43】本発明の第4の実施形態による半導体装置
- (TFT) の製造プロセスを説明するための断面図である。
- 【図44】本発明の第三の実施形態による半導体装置
- (TFT) の製造プロセスを説明するための断面図である。
- 【図45】本発明の第4の実施形態による半導体装置
- (TFT)の製造プロセスを説明するための断面図である。
- 【図46】本発明の第二の実施形態による半導体装置
- (TFT)の製造プロセスを説明するための断面図である。
- 【図47】本発明の第二の実施形態による半導体装置
- (TFT) の製造プロセスを説明するための断面図であ

る。

- 【図48】本発明の第4の実施形態による半導体装置 (TFT) の製造プロセスを発明するための断面図です
- (TFT)の製造プロセスを説明するための断面図である。
- 【図49】本発明の第4の実施形態による半導体装置
- (TFT)の製造プロセスを説明するための断面図である。
- 【図50】本発明の第5の実施形態による半導体装置
- (TFT)の製造プロセスを説明するための断面図である。
- 【図51】本発明の第5の実施形態による半導体装置
- (TFT) の製造プロセスを説明するための断面図である。
- 【図52】本発明の第5の実施形態による半導体装置
- (TFT)の製造プロセスを説明するための断面図であ み
- 【図53】本発明の第5の実施形態による半導体装置
- (TPT)の製造プロセスを説明するための断面図であ る
- 【図54】本発明の第5の実施形態による半導体装置
- (TFT)の製造プロセスを説明するための断面図であ る。
- 【図 5 5】 本発明の半導体膜の特性を示す特性図である。
- 【図 5 6】本発明の半導体膜の特性を示す特性図である。
- 【図57】本発明の第6の実施形態による半導体装置
- (TFT) の製造プロセスを説明するための断面図であ 5。
- 【図58】本発明の第6の実施形態による半導体装置
- (TFT)の製造プロセスを説明するための断面図である。 る。
- 【図59】本発明の第7の実施形態による半導体装置
- (TFT) の製造プロセスを説明するための断面図である。
- 【図60】本発明の第7の実施形態による半導体装置
- (TFT) の製造プロセスを説明するための断面図である。
- 【図61】本発明の第7の実施形態による半導体装置
- (TFT) の製造プロセスを説明するための断面図である。
- 【図62】本発明の第8の実施形態による半導体装置
- (TFT) の製造プロセスを説明するための断面図である。
- 【図63】本発明の第8の実施形態による半導体装置
- (TFT)の製造プロセスを説明するための断面図である。 5.
- 【図64】本発明の第8の実施形態による半導体装置
- (TFT)の製造プロセスを説明するための断面図であ 5.

【図65】本発明の第8の実施形態による半導体装置 (TFT)の製造プロセスを説明するための断面図である。

【図 6 6】 本発明の第 8 の実施形態による半導体装置 (TFT) の製造プロセスを説明するための断面図である。

【図67】本発明の第8の実施形態による半導体装置 (TFT)の製造プロセスを説明するための断面図である。


【図68】本発明の第8の実施形態による半導体装置 (TFT)の製造プロセスを説明するための断面図である。

> [31] [図3] [図5] [图7] [图9] [图:1]

【図69】本発明の第8の実施形態による半導体装置 (TFT) の製造プロセスを説明するための断面図である。


【符号の説明】

- 1 透明絶録性基板
- 2 非晶質シリコン漠
- 3 多結晶シリコン漠
- 4 二酸化シリコン膜
- 6 ゲート絶縁膜
- 7 多結晶シリコン漠
- 8 ゲート電極




102


[213]





[図14]



















. . . .



















フロントページの続き

(51) Int. Cl. 6

識別記号

- (31)優先権主張番号 特願平9-164644
- (32)優先日

平9(1997)6月20日

(33)優先権主張国 日本(JP)

(72)発明者 曽谷 直哉

大阪府守口市京阪本通2丁目5番5号 三洋電機株式会社内

FΙ

HO1L 29/78

627A

(72)発明者 納田 明幸

大阪府守口市京阪本通2丁目5番5号 三

洋電機株式会社內

(72)発明者 中原 秉進

大阪府守口市京阪本通2丁目5番5号 三

洋電機株式会社内